#### (19) 世界知的所有権機関 国際事務局



# I ITANA BANKIR KI BUNU BUNU ILUKAN INI BANKA RIMBAKAN PINDA BUNU BUNU BUNU BUNUK KANTUK ILUKAN

#### (43) 国際公開日 2002 年9 月6 日 (06.09.2002)

**PCT** 

### (10) 国際公開番号 WO 02/069150 A1

(51) 国際特許分類7: G06F 12/08, 9/30, 9/38, 9/32, 9/34

(21) 国際出願番号:

PCT/JP02/01272

(22) 国際出願日:

2002 年2 月14 日 (14.02.2002)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2001-51539 2001年2月27日(27.02,2001) JP


(71) 出願人 (米国を除く全ての指定国について): インター ナショナル・ビジネス・マシーンズ・コーポレー ション (INTERNATIONAL BUSINESS MACHINES CORPORATION) [US/US]; 10504 ニューヨーク州 アーモンク NY (US).

- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 上田 真 (UEDA,Makoto) [JP/JP]; 〒520-2362 滋賀県 野洲郡野 洲町 大字市三宅800番地 日本アイ・ピー・エム株式会社 野 洲事業所 Shiga (JP).
- (74) 代理人: 坂口博,外(SAKAGUCHI,Hiroshi et al.); 〒 242-8502 神奈川県 大和市 下鶴間1623番地14 日本ア イ・ビー·エム株式会社 大和事業所 Kanagawa (JP).
- (81) 指定国 (国内): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS,

/続葉有/

(54) Title: MICROPROCESSOR AND INSTRUCTION EXECUTION ORDER SCHEDULING METHOD

(54) 発明の名称: マイクロプロセッサ及び命令実行順序スケジューリング方法



the ratio of utilization of an MPU caused by mishit of a cache memory is suppressed. A microprocessor (10) has an execution unit (26) for executing instructions including an additional test instruction to check if a

(57) Abstract: The degradation of

desired routine including instructions or a desired data structure containing data is present in cache memories (20, 30). Right before reading such a routine, a routine included in such a data structure and parallel processable, or such a data structure, the microprocessor (10) confirms whether the routine or data structure to be read is present in the cache memories (20, 30). The routine or

data structure in the cache memories (20, 30), out of the routines parallel processable and data structures, is preferentially executed by the

microprocessor (10).

32...GENERAL PURPOSE REGISTER 30...DATA CACHE

a...DATA

20...INSTRUCTION CACHE

26...EXECUTION UNIT

12...BUS INTERFACE UNIT

b...TEST INSTRUCTION

40...EXTERNAL MEMORY

c...INSTRUCTION

42...HARD DISC

22...FETCHING UNIT

d...DATA INSTRUCTION

14...CACHE MEMORY

LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZM, ZW.

(84) 指定国 (広域): ARIPO 特許 (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア特許 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ特 許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, のガイダンスノート」を参照。

LU, MC, NL, PT, SE, TR), OAPI 特許 (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

#### 添付公開書類:

#### 国際調査報告書

2文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語

#### (57) 要約:

キャッシュ・メモリのヒット・ミスによるMPUの利用率の低下を低 減させる。 実行ユニット26が実行する命令に、複数の命令を含む所 要のルーチン又は複数のデータを含む所要のデータ構造体がキャッシュ・ メモリ20.30内に存在するか否かを確認するテスト命令が追加され たマイクロプロセッサ10を用いて、前記ルーチン又はデータ構造体に 含まれる並列処理が可能なルーチン又はデータ構造体を読み出す直前に、 その読み出そうとしているルーチン又はデータ構造体がキャッシュ・メ モリ20、30内に存在するか否かをマイクロプロセッサ10に確認さ せ、並列処理が可能なルーチン又はデータ構造体の中で、キャッシュ・ メモリ20、30に存在するルーチン又はデータ構造体から優先的にマ イクロプロセッサ10に処理させる。

# 明細書

# マイクロプロセッサ及び命令実行順序スケジューリング方法

#### 5 技術分野

本発明は、マイクロプロセッサ及び命令実行順序スケジューリング方法に関し、より詳しくは、プログラムが指示する順序で命令を実行するマイクロプロセッサ及びマイクロプロセッサの命令実行順序のスケジューリング方法に関する。

10

15

20

25

### 背景技術

図4にMPU(マイクロプロセッサ・ユニット)10'の一構成例を示す。MPU10'は、外部メモリ40よりも小容量かつ高速アクセス可能で、外部メモリ40から読み出される命令の一部及びデータの一部が記憶されるキャッシュ・メモリ14と、キャッシュ・メモリ14又は外部メモリ40から命令又はデータを読み出すフェッチ・ユニット22と、読み出された命令を実行する実行ユニット26'と、実行中の命令が使用するデータが記憶される汎用レジスタ32と、外部デバイス(40)が接続されるバスインターフェイス・ユニット12を含む。

キャッシュ・メモリ14は、命令が記憶される命令キャッシュ20と データが記憶されるデータ・キャッシュ30とを含む。MPU10'は バスインターフェイス・ユニット12を介して外部メモリ(半導体記憶装 置)40に接続されており、外部メモリ40とMPU10'間で命令及び データの読み書きが行われる。ただし、キャッシュ・メモリ20,30の アクセス速度は外部メモリ40よりも60~100倍高速なので、外部 メモリ40よりもキャッシュ・メモリ20,30の方を優先的に利用する。

10

15

20

25

MPU10'が必要とする命令又はデータがキャッシュ・メモリ20,30に存在しない場合は、外部メモリ40から命令又はデータを読み出す。このキャッシュ・メモリ20,30に存在しない場合の外部メモリ40からの命令又はデータの読み出しはハードウェアで制御される。例えば、MPU10'全体の制御を行うコントロール・ユニット(図示していない)がこの制御を行う。

外部メモリ40はハード・ディスク(固定磁気記憶装置)42とも接続されており、外部メモリ40とハード・ディスク42間で命令及びデータの読み書きが行われる。MPU10<sup>\*</sup>が必要とする命令又はデータが外部メモリ40に存在しない場合は、ハード・ディスク42から命令又はデータを読み出す。この外部メモリ40に存在しない場合のハード・ディスク42からの命令又はデータの読み出しはソフトウェアで制御される。通常はOS(オペレーティング・システム)がこの制御を行う。

MPU10'に命令を実行させる場合、フェッチ・ユニット22がその命令を命令キャッシュ20又は外部メモリ40から読み出す。命令キャッシュ20に目的の命令が存在すれば命令キャッシュ20からその命令を読み出し、無ければ外部メモリ40から読み出す。外部メモリ40から命令を読み出した場合、読み出した命令は命令キャッシュ20にも送られ記憶される。

フェッチ・ユニット22に読み出された命令は、実行ユニット26'に送られ実行される。命令の実行に必要なデータは、データ・キャッシュ30又は外部メモリ40から汎用レジスタ32に読み出される。データ・キャッシュ30に目的のデータが存在すればデータ・キャッシュ30からそのデータを読み出し、無ければ外部メモリ40から読み出す。外部メモリ40から読み出したデータはデータ・キャッシュ30にも送

10

15

20

25

られ記憶される。 図 5(a)に、2つのデータ(DATAs A, DATAs B)を使用する 2 種類のルーチン(Func A, Func B)をMPU 1 0'に実行させるプログラムを例としたフロー・チャートを示す。図 5(a)では、主にデータ(DATAs A, DATAs B)の読み出し及び処理部分を図示している。MPU 1 0 は、図 5(a)に示すプログラムで指示された実行順序でデータの読み出し及び処理を行う。

DATAs A とDATAs B は、それぞれ幾つかのデータ (DATA-AO, DATA-A1, DAT A-A2, ・・・・・と、DATA-B0, DATA-B1, DATA-B2, ・・・・・) から構成されたデータ 構造体である。これらDATAs A とDATAs B は各々独立したデータである。

Func A, Func Bは、プログラムの一部分を構成する、ある機能をもった一連の命令群である。Func A と Func Bは、それぞれ幾つかの命令(Inst-A0, Inst-A1, Inst-A2, ・・・・・と、Inst-B0, Inst-B1, Inst-B2, ・・・・・)から構成されている。Func A と Func B は各々独立した命令であり、例えば、分岐命令が無い限り Func Aは Inst-A0, Inst-A1, Inst-A2, ・・・・・の順に命令を実行し、Func B は Inst-B0, Inst-B1, Inst-B2, ・・・・・の順に命令を実行する。

図5(a)に示すように、MPU10'は、DATAsAを読み出して(S172)、DATAsAを使用したFuncAを実行し(S174)、次にDATAsBを読み出して(S176)、DATAsBを使用したFuncAを実行する(S178)。 続いて、DATAsAを読み出して(S172')、DATAsAを使用したFuncBを実行し(S182)、次にDATAsBを読み出して(S176')、DATAsBを使用したFuncBを実行する(S186)。

図5(a)に示す順序でデータを読み出す場合、読み出そうとしている データがデータ・キャッシュ30に無ければ、MPU10'の待ち時間 が増加する。例えばDATAs Aを読み出してFunc A(S174)を実行する場 合、もしDATAs Aがデータ・キャッシュ30に無ければ、外部メモリ40

10

20

からDATAs A を読み出す。外部メモリ40のアクセス速度はデータ・キャッシュ30よりも60~100倍遅いので、この外部メモリ40からのデータ読み出しによるMPU10'の待ち時間は60~100倍長くなる。

しかも、仮にDATAs B がデータ・キャッシュ 3 0 内に存在し、DATAs B の方がDATAs A よりも短時間  $(1/100\sim1/60$  の時間) で読み出せる 状態であっても、DATAs A を外部メモリ 40 から読み出して (S172)、この読み出したDATAs A を使用したFunc A (S174) が実行し終わるまで、DATAs B の読み出し(S176) 及びFunc B (S178) を実行することはできない。

DATAs A とDATAs B とは独立したデータであり、Func A とFunc B とは独立した命令であるので、プログラムの実行順序を図 5 (a)のフロー・チャートから図 5 (b)に示すフロー・チャートに変更することも可能である。MPU10'は、DATAs Aを読み出して(S172)Func A 及びFunc Bを実行し(S174,S182)、次にDATAs Bを読み出して(S176)Func A 及びFunc Bを実行する(S178,S186)。しかし、この場合も図5(a)と同様に、読み出そうとしているデータがデータ・キャッシュ30に無ければ、MPU10'の待ち時間が増加する。

以上、DATAs A, DATAs B の読み出しを例にして説明したが、Func A, Func B を実行する際のFunc A, Func B の読み出しも同様である。図 6 に、2 つのルーチン(Func A, Func B)をMPU 1 0'に実行させるプログラムを例としたフロー・チャートを示す。MPU 1 0'は、Func A を読み出して(S 1 9 0)実行し(S 1 9 2)、次にFunc B を読み出して(S 1 9 4)実行する(S 1 9 6)。

このFunc A, Func B の実行の場合も、上述したデータ (図 5(a), (b)) の場合と同様に、命令キャッシュ 20 に目的のルーチンが無ければ、M

WO 02/069150

5

10

15

20

25

PU10の待ち時間が長くなり、MPU10の利用率は低下する。

このようなキャッシュ・メモリ20,30のヒット・ミスによるMPU 10'の待ち時間の増加を減少させる方法として、実行中の処理と並行 して、プログラムが近い将来必要になると予想した命令又はデータをあ らかじめMPU10'に読み出しておくプリフェッチ(先読み)がある。

プリフェッチには、例えばタッチ命令を使用する。タッチ命令は、命令又はデータの読み出しをフェッチ・ユニット22に指示する命令である。タッチ命令が実行されると、タッチ命令で要求された命令又はデータが外部メモリ40からキャッシュ・メモリ20,30に読み出される。タッチ命令の実行中であっても、実行ユニット26'は他の命令を並列して実行することができる。タッチ命令を用いることで、プログラム側からMPU10'に、近い将来アクセスを行うと予想される命令又はデータを知らせることができる。MPU10'はタッチ命令で知らされた命令又はデータをキャッシュ・メモリ20,30に予め読み出しておくことで、キャッシュ・メモリ20,30のヒット率の向上を図る。

しかし、プリフェッチする命令又はデータの予測は、通常プログラムを実行する以前のソース・プログラムの状態で行われる。プログラムの実行以前に必要になると予想された命令又はデータを読み出すため、プリフェッチされた命令又はデータが本当に必要になるとは限らない。プリフェッチが有効に機能するかどうかはプログラム実行前の予測の精度に左右され、必ず効果が現れるわけではない。

プログラムの実行途中で、OSによって命令実行順序の変更を行うマルチ・スレッドと呼ばれる方法もある。実行中のスレッドが待ち状態になると、スケジューラが実行可能な他のスレッドを実行状態に切り換える。スレッドはプログラムを構成する実行順序の入れ替えが可能な単位であり、各スレッドはプログラムの実行状態に関するコンテクストと呼

10

15

25

ばれる情報を持つ。OSがスレッド単位で実行順序を入れ替えるときには、コンテクスト・スイッチと呼ばれるコンテキストのレジスタへの退避及び復帰が発生する。コンテクスト・スイッチの実行には、実行中のスレッドが待ち状態になったことを示す割り込み、スケジューラの起動、レジスタへのアクセス、スレッドの実行切り換えが伴う。ハード・ディスクへのアクセス待ち時間にコンテキスト・スイッチを実行する場合は、コンテクスト・スイッチの実行時間は十分短く、マルチ・スレッドは有効に機能する。しかし、キャッシュ・ミスによる待ち時間にコンテキスト・スイッチを実行する場合は、コンテキスト・スイッチを実行する場合は、コンテキスト・スイッチを実行する場合は、コンテキスト・スイッチの実行時間は短くなく、マルチ・スレッドは有効に機能しない。

プログラムの実行途中で、MPU内部で命令実行順序の変更を行うアウト・オブ・オーダーと呼ばれる方法もある。アウト・オブ・オーダは、複数の実行ユニットを用いた並列処理を行うスーパー・スカラー方式のMPUで行われ、実行ユニットが待ち状態になると、プログラムが指示する命令実行順序に制限されず、実行可能な命令から先に実行していく。しかし、MPU側で勝手に命令実行順序を変更しているので、先に実行した命令が全て無駄になることも多い。

#### 発明の開示

20 本発明の目的は、キャッシュ・メモリのヒット・ミスによるMPUの 利用率の低下を低減させることにある。

本発明のマイクロプロセッサは、実行ユニットが実行する命令に、所要のルーチン又はデータ構造体が前記キャッシュ・メモリ内に存在するか否かを確認するテスト命令が含まれる。このようなマイクロプロセッサは、ルーチン又はデータ構造体を読み出す直前にテスト命令を実行することにより、読み出そうとしているルーチン又はデータ構造体がキャ

ッシュ・メモリ内に存在するか否かを事前に知ることができる。

本発明の命令実行順序スケジューリング方法は、並列処理が可能なルーチン又はデータ構造体を読み出す直前に、そのルーチン又はデータ構造体がキャッシュ・メモリ内に存在するか否かを確認する確認ステップと、並列処理が可能なルーチン又はデータ構造体の中で、キャッシュ・メモリ内に存在することが確認されたルーチン又はデータ構造体から優先的にマイクロプロセッサに処理させる優先実行ステップとを含む。

# 図面の簡単な説明

10 図1は、本発明に係るMPUの一構成例を示すブロック図である。

図2は、本発明に係るスケジューリングの一実施例を示すフロー・チャートである。

図3は、本発明に係るスケジューリングの他の実施例を示すフロー・ チャートである。

15 図 4 は、従来のMPUの一構成例を示すブロック図である。

図5(a)は、 MPUが行うデータ処理の一例を示すフロー・チャートであり、図5(b)は図5(a)中の同一データ構造体を使用するルーチンを続けて実行するフロー・チャート図である。

図6は、MPUのルーチン実行の一例を示すフロー・チャートである。

20

# 発明を実施するための最良の態様

次に、本発明に係るマイクロプロセッサ及び命令実行順序スケジュー リング方法の実施の形態について、図面に基づいて詳しく説明する。

25 図1に示すように、本発明に係るMPU10の実行ユニット26には、 指定されたルーチン又はデータ構造体がキャッシュ・メモリ14内に存 WO 02/069150 PCT/JP02/01272

在するか確認するテスト命令が追加されている。テスト命令がMPU1 0に送られると、MPU10はテスト命令が指定するルーチン又はデー タ構造体が命令キャッシュ20又はデータ・キャッシュ30に存在する か調べ、存在している("1")か存在していない("0")かの結果を返 す。この結果は汎用レジスタ32に記憶される。テスト命令は、他の命 令と同様にMPU10の実行ユニット26で実行される。

5

10

15

20

プログラムで指示される処理順序をハードウェアの視点に基づいて入れ換えることはできない。しかし、ソフトウェアの視点に基づいて処理順序を入れ換えても問題無く処理を行える場合もある。例えば、依存関係の無い複数のデータ構造体に対して同じ処理を繰り返す場合や、独立の処理を複数行う場合である。本実施形態では、従来(図5(b))のDATA sA, DATAsBを使用したFuncA, FuncBの実行順序のスケジューリングを例にして説明を行う。DATAsA, DATAsBは各々独立したデータ構造体であり、FuncA, FuncBは各々独立したルーチンであり、DATAsA, DATAsBの読み出し、FuncA, FuncBの読み出し及び実行の順序はそれぞれ入れ替え可能である。DATAsA, DATAsB及びFuncA, FuncBはそれぞれプログラムから見たデータ単位及び命令単位である。

図2に、従来(図5(b))のフロー・チャートに本発明のスケジューリング部分(S110,S112,S114,S116,S118,S122,S124,S126,S128,S130)を追加したフロー・チャート図を示す。DATAsA及びDATAsBの読み出し及び処理部分(S172,S174,S182,S176,S178,S186)は従来(図5(b))と同様である。

本発明のスケジューリング方法は、DATAs Aを読み出す(S172)直前に、DATAs Aがデータ・キャッシュ30に存在するか確認する(S114)。この確認は、テスト命令を用いて行う。テスト命令をMPU10に送

20

25

ると、MPU10はDATAs Aがデータ・キャッシュ30に存在する("1")か存在しない("0")かを調べ、その結果("1"or"0")を汎用レジスタ32に記憶する。

DATAs Aがデータ・キャッシュ30内に存在していれば、DATAs Aをデータ・キャッシュ30から読み出して(S172)、DATAs Aを使用したFunc A及びFunc BをMPU10に実行させる(S174, S182)。存在していなければ、従来から用いられているタッチ命令をMPU10に送り、DATAs Aのプリフェッチを行う(S118)。このプリフェッチは、実行ユニット26の他の命令実行と並行して行うことが可能である。

DATAsBについても、DATAsAと同様に、DATAsBを読み出す(S176) 直前に、DATAsBがデータ・キャッシュ30内に存在するかテスト命令で 確認する(S124)。DATAsAの場合と同様に、DATAsBがデータ・キャッシュ30内に存在する場合はDATAsBを読み出して(S176)、MPU 10にFuncA及びFuncBを実行させる(S178,S186)。存在しない 場合はDATAsBをプリフェッチする(S128)。

本発明では、DATAs A を使用したFunc A 及びFunc B が完了したか否かを示すパラメータDoneDAと、DATAs B を使用したFunc A 及びFunc B が完了したか否かを示すパラメータDoneDBを使用している。DoneDA, DoneDBが"1"の場合はDATAs A, DATAs B を使用したFunc A 及びFunc B がそれぞれ完了していることを示し、DoneDA, DoneDBが"0"の場合はDATAs A, DATAs Bを使用するFunc A 及びFunc B がそれぞれ未完了であることを示す。Done DA 及びDoneDBはデータ・キャッシュ30又は外部メモリ40に記憶される。

DoneDA, DoneDBの初期値は、"0"である(S110)。DATAs Aを使用したFunc A及びFunc Bが完了すれば、DoneDAは"1"に更新され(S116)、DATAs Bを使用したFunc A及びFunc Bが完了すれば、DoneDBも"1

10

15

20

" に更新される(S 1 2 6)。DoneDA, DoneDBを参照することにより、DAT As A, DATAs B を使用したFunc A 及びFunc B が完了したか否かをそれぞれ確認することができる(S 1 1 2, S 1 2 2, S 1 3 0)。

DoneDAを参照したときに(S112)DATAsAを使用したFuncA及びFuncBが未完了の場合は、DATAsAがデータ・キャッシュ30内に存在するか確認を行う(S114)。同様に、DoneDBを参照したときに(S122)DATAsBを使用したFuncA及びFuncBが未完了の場合は、DATAsBがデータ・キャッシュ30内に存在するか確認を行う(S124)。

データ又は命令のプリフェッチ中でも、実行ユニット26は他の命令を実行できる。例えば、DoneDAが"O"かつDATAs Aがデータ・キャッシュ30に無く、DoneDBが"O"かつDATAs Bがデータ・キャッシュ30内に存在する場合、DATAs Aのプリフェッチ中にDATAs Bを使用したFunc A 及びFunc Bを実行することができる。

次に、DATAs A, DATAs B を使用したFunc A, Func B の実行順序のスケジューリングについて、その作用を説明する。

最初にDoneDA及びDoneDBが初期化される(S 1 1 0)。次に、DATAsAを使用したFuncA及びFuncBが完了しているか否かを、DoneDAを参照して調べる(S 1 1 2)。DoneDAが"O"の場合は、DATAsAを使用したFuncA及びFuncBがまだ実行されていないので、DATAsAがデータ・キャッシュ30内に存在するか否かをテスト命令で確認する(S 1 1 4)。

DATAs A がデータ・キャッシュ30内に存在するか否かの判断は、DAT As A に含まれる全データがデータ・キャッシュ30に存在するか否かで判断することもできるが、簡略化して、DATAs A の先頭データDATA-AOがデータ・キャッシュ30内に存在するか否かで判断することもできる。D ATA-AOがデータ・キャッシュ30に存在すれば、他の部分(DATA-AI, DAT A-A2.・・・・・)もデータ・キャッシュ30に存在すると見なすことで、キャ

ッシュ・ヒットとヒット・ミスの判断を簡単かつ高速に行うことができる。

DATAs A がデータ・キャッシュ30内に存在した場合は、DATAs A をデータ・キャッシュ30から読み出して(S172)、Func A, Func B を実行する(S174, S182)。DATAs A を使用したFunc A 及びFunc B が完了すると、Done DAを"1"に更新する(S116)。Done DAが"1"であると、これらDATAs A に関係する部分(S114, S172, S174, S182, S116, S118)は実行されなくなる(S112)。

5

15

20

25

DATAs Aがデータ・キャッシュ30内に存在しない場合は、従来のプリフェッチでも使用していたタッチ命令をMPU10に送り(S118)、DATAs Aをプリフェッチする。このDATAs Aのプリフェッチ中に、DATAs Bを使用したFunc A及びFunc Bを並行して実行することも可能である。

次のDATAs Bに関係する部分(S122,S124,S176,S178,S186,S126,S128)は、上述したDATAs Aに関係する部分(S112,S114,S172,S174,S182,S116,S118)と同様である。DATAs Bを使用したFunc A及びFunc Bが未完了であれば(S122)、DATAs Bがデータ・キャッシュ30内に存在するか否かをテスト命令で確認する(S124)。データ・キャッシュ30内に存在した場合は、DATAs Bをデータ・キャッシュ30から読み出して(S176)、Func A,Func Bを実行する(S178,S186)。存在しない場合は、DATAs Bのプリフェッチを行う(S128)。

DoneDA及びDoneDBが共に"1"であれば、DATAs A, DATAs Bを使用したFunc A, Func B は全て完了している(S 1 3 0)。従来(図 5 (b))の場合と異なり、例えばDATAs Aがデータ・キャッシュ 3 0 に無く、DATAs Bがデータ・キャッシュ 3 0 に存在する場合、DATAs Aのプリフェッチ(S 1 1 8)と並行して、DATAs Bを使用したFunc A及びFunc B が実行できる(S 1

WO 02/069150 PCT/JP02/01272

5

10

15

20

25

78,S186)。DATAs Bを使用したFunc A及びFunc Bが完了すると(S126)、その処理中にデータ・キャッシュ30にプリフェッチされたDATAs Aを使用したFunc A及びFunc Bを実行する(S174,S182)。

データ・キャッシュ30に存在しないDATAsAよりもデータ・キャッシュ30に存在するDATAsBを先に処理すると共に、DATAsBの処理と並行してDATAsAのプリフェッチを行えるため、データ・キャッシュ30のヒット・ミス時のMPU10の待ち時間を短くできる。データ・キャッシュ30のヒット・ミスを確認した後にプリフェッチを行うので、プログラムの実行前の予想に基づいた従来のプリフェッチとは異なり、無駄なプリフェッチは実行されない。

以上、2つのデータ構造体(DATAs A, DATAs B)を例にして説明したが、この並列処理が可能なデータ構造体数は任意である。例えば並列処理が可能なデータ構造体数が5個の場合は、各データ構造体を使用したルーチンが完了しているか否かを示すパラメータを5つ(例えばDone DA, Done DB, Done DC, Done DB)に増やして、図2と同様に各データ構造体を読み出す直前にテスト命令を実行し、データ・キャッシュ30内に存在することが確認されたデータ構造体から処理を実行することができる。並列処理が可能なデータ構造体のグループが複数存在する場合もある。データ構造体は、データを1つだけしか含まない場合もある。

以上、データ構造体(DATAs A, DATAs B)を例にして説明したが、ルーチン(Func A, Func B)を実行する際のFunc A, Func Bの読み出しについても、本発明のスケジューリング方法を用いることができる。図3に、従来(図6)のフロー・チャートに本発明のスケジューリング部分(S140,S142,S144,S146,S148,S152,S154,S156,S158,S160)を追加したフロー・チャートを示す。Func A及びFunc Bの読み出し及び実行部分(S190,S192,S194,S196)は従来(

10

15

20

25

図6)と同様である。

図3において、DonePAはFuncAが実行されたか否かを示すパラメータであり、DoneFBはFuncBが実行されたか否かを示すパラメータである。DoneFA, DoneFBが"1"の場合はFuncA, FuncBがそれぞれ実行済みであることを示し、DoneFA, DoneFBが"0"の場合はFuncA, FuncBがそれぞれ実行されていないことを示す。

ルーチン(Func A, Func B)のスケジューリングは、上述したデータ構造体(DATAs A, DATAs B)のスケジューリングと同様である。Func A, Func B の読み出し(S190,S194)前に、Func A, Func B が命令キャッシュ20に存在するか否かをテスト命令で確認する(S144,S154)。存在すれば、その命令を命令キャッシュ20から読み出して(S190,S194)、実行する(S192,S196)。存在しなければ、その命令をプリフェッチする(S148,S158)。

Func Aが命令キャッシュ20内に存在するか否かの判断は、Func Aに含まれる全命令が命令キャッシュ20に存在するか否かで判断することもできるが、簡略化して、Func Aの先頭命令Inst-A0が命令キャッシュ20内に存在するか否かで判断することもできる。Inst-A0が命令キャッシュ20に存在すれば、他の部分(Inst-A1, Inst-A2,・・・・・)も命令キャッシュ20に存在すると見なすことで、キャッシュ・ヒットとヒット・ミスの判断を簡単かつ高速に行うことができる。

従来(図 6) の場合と異なり、Func Aが命令キャッシュ 2 0 に無く、Func Bが命令キャッシュ 2 0 に存在する場合は、Func Aのプリフェッチ(S 1 4 8) と並行して、Func Bを実行することができる(S 1 9 6)。Func Bが実行し終わると(S 1 5 6)、Func Bが実行されている間に命令キャッシュ 2 0 にプリフェッチされたFunc Aを実行する(S 1 9 2)。

命令キャッシュ20に存在しなVFuncAよりも命令キャッシュ20に

10

15

20

25

存在するFunc Bを先に実行すると共に、Func Bの実行と並行してFunc Aのプリフェッチを行えるため、命令キャッシュ20のヒット・ミス時のMPU10の待ち時間を短くできる。命令キャッシュ20のヒット・ミスを確認した後にプリフェッチを行うので、プログラム実行前の予想に基づいた従来のプリフェッチとは異なり、無駄なプリフェッチは実行されない。

以上、2つのルーチン(Func A, Func B)を例にして説明したが、この並列実行が可能なルーチン数は任意である。例えば並列実行が可能なルーチン数が5個の場合は、各ルーチンの実行が終了しているか否かを示すパラメータを5つ(例えばDone FA, Done FB, Done FC, Done FD, Done FE)に増やして、図3と同様に各ルーチンの読み出し前にテスト命令を実行し、命令キャッシュ20内に存在することが確認されたルーチンから実行していくことができる。並列処理が可能なルーチンのグループが複数存在する場合もある。ルーチンは、命令を1つだけしか含まない場合もある。

上述したデータ構造体の読み出し時のスケジューリングとルーチンの 読み出し時のスケジューリングとは、任意に組み合わせることができる。 例えば、図2に示したFunc A及びFunc Bの読み出しに、図3に示したスケジューリングを用いることもできる。命令キャッシュ20とデータ・キャッシュ30とは各々独立しているので、命令キャッシュ20の読み書きとデータ・キャッシュ30の読み書きとはそれぞれ独立して実行できる。

図5(b)及び図6に示す従来のフロー・チャートに追加された本発明 のスケジューリング部分は、従来のルーチン又はデータ構造体の読み出 し及び処理に関係しない部分には一切分岐していない。本発明で追加し たスケジューリング部分がフロー・チャートの他の部分に影響を与える ことはない。本発明は、データ構造体及びルーチンの順序入れ換えをプ

10

15

20

25

ログラムで指示している。OSのスケジューラで入れ替えを制御するマルチ・スレッドと異なり、コンテクスト・スイッチを起動させないため、MPU及びOSの負担も少なく高速処理が可能である。

並列処理が可能なルーチン又はデータ構造体を読み出す直前部分への テスト命令等の追加は、コンパイル時に自動で追加できる場合と、ソース・プログラムに手動で追加する場合がある。一般に、行列演算等のアルゴリズムの場合はコンパイラが並行性を検出できるので、コンパイル時にテスト命令等を自動的に追加できることが多い。 I/O(入力/出力)に関係する部分は、コンパイラで並行性を検出できないので、手動でテスト命令等を追加することが多い。

以上、本発明は特定の実施例について説明されたが、本発明はこれらに限定されるものではない。例えば、アドレス変換時に使用されるTLB(Translation Lookaside Buffer)にテスト命令を送ることもできる。TLBは、外部メモリ40に存在するアドレス変換テーブルの一部が記憶されるキャッシュ・メモリである。TLBに格納されたアドレス変換テーブルの入れ替えは、PTE(Page Table Entry)の自動検索によって行われる。TLBを使用する場合、キャッシュ・ヒットは、命令キャッシュ(又はデータ・キャッシュ)とTLBの両方がキャッシュ・ヒットしたことを意味する。

PTEの自動検索は、外部メモリ40を複数回アクセスしながらTL Bの格納データの入れ替えを行う。本発明のMPU及び命令実行順序ス ケジューリング方法を用いることにより、データ・キャッシュ及び命令 キャッシュのヒット・ミスの場合と同様に、TLBのヒット・ミスの場 合もMPUの待ち時間を短くすることができる。テスト命令は、命令キャッシュ、データ・キャッシュ、TLBの各キャッシュ・ヒットを一括し て調べてもよいし、各々のキャッシュ・ヒットを独立に調べてもよい。

10

15

その他、本発明はその趣旨を逸脱しない範囲で当業者の知識に基づき種 々なる改良,修正,変形を加えた態様で実施できるものである。

本発明のマイクロプロセッサは、所要のルーチン又はデータ構造体がキャッシュ・メモリ(命令キャッシュ,データ・キャッシュ)に存在するか確認する命令(テスト命令)が追加されている。テスト命令により、これから読み出すルーチン又はデータ構造体がキャッシュ・メモリに存在するか否かを、そのルーチン又はデータ構造体を読み出す直前に知ることができる。

本発明のスケジューリング方法は、上述したテスト命令により、並列 処理が可能なルーチン又はデータ構造体に対して、これから読み出すル ーチン又はデータ構造体がキャッシュ・メモリに存在するか否かを調べ、 その結果に基づいて、キャッシュ・メモリに存在するルーチン又はデー タ構造体を優先的に読み出す。キャッシュ・メモリに存在しないルーチ ン又はデータ構造体よりもキャッシュ・メモリに存在するルーチン又は データ構造体を先に読み出して処理すると共に、その処理と並行してキャッシュ・メモリに存在しないルーチン又はデータ構造体のプリフェッ チを行うため、キャッシュ・メモリのヒット・ミスにより生じるマイク ロプロセッサの待ち時間を短くすることができる。 Б

15

#### 請求の範囲

1. 外部メモリから読み出される命令の一部及びデータの一部が記憶されるキャッシュ・メモリと、キャッシュ・メモリ又は外部メモリから読み出された命令又は読み出されたデータを使用する命令を実行する実行ユニットとを備え、プログラムに指示された順序で命令を処理するマイクロプロセッサであって、

前記実行ユニットが実行する命令に、複数の命令を含む所要のルーチンスは複数のデータを含む所要のデータ構造体が前記キャッシュ・メモリ内に存在するか否かを確認するテスト命令が含まれるマイクロプロセッサ。

- 2. 前記テスト命令が、前記所要のルーチン又はデータ構造体の先頭アドレス部分が前記キャッシュ・メモリ内に存在するか否かを確認する命令を含む請求項1のマイクロプロセッサ。
- 前記キャッシュ・メモリが、
   ルーチンが記憶される命令キャッシュ・メモリと、
   データ構造体が記憶されるデータ・キャッシュ・メモリとを含む請求項1又は請求項2のマイクロプロセッサ。
- 20 4. 前記テスト命令が、前記所要のルーチンが前記命令キャッシュ・メ モリ内に存在するか否かを確認する命令と、

前記所要のデータ構造体が前記データ・キャッシュ・メモリ内に存在 するか否かを確認する命令と

を含む請求項3のマイクロプロセッサ。

25 5. 前記実行ユニットの命令実行と並行して、所要のルーチン又はデータ構造体の読み出しを行うフェッチ・ユニットをさらに含む請求項1万

10

25

至請求項4のいずれかのマイクロプロセッサ。

6. プログラムが指定する順序で、外部メモリ又はキャッシュ・メモリ から読み出された複数の命令を含むルーチン又は複数のデータを含むデ ータ構造体を使用するルーチンをマイクロプロセッサに実行させる場合 の、前記ルーチン又はデータ構造体に含まれる並列処理が可能なルーチ ン又はデータ構造体に対する命令実行順序のスケジューリング方法であ って、

並列処理が可能なルーチン又はデータ構造体を読み出す直前に、その ルーチン又はデータ構造体がキャッシュ・メモリ内に存在するか否かを 確認する確認ステップと、

前記並列処理が可能なルーチン又はデータ構造体の中で、キャッシュ・メモリ内に存在することが確認されたルーチン又はデータ構造体から優先的にマイクロプロセッサに処理させる優先実行ステップとを含む命令実行順序スケジューリング方法。

7. 前記優先実行ステップが、読み出そうとしているルーチン又はデータ構造体がキャッシュ・メモリ内に存在すれば、そのルーチン又はデータ構造体をキャッシュ・メモリから読み出してマイクロプロセッサに処理させる実行ステップと、

読み出そうとしているルーチン又はデータ構造体がキャッシュ・メモ 20 リ内に存在しなければ、そのルーチン又はデータ構造体を外部メモリか ら読み出すようマイクロプロセッサに指示する指示ステップと を含む請求項6の命令実行順序スケジューリング方法。

- 8. 前記指示ステップのルーチン又はデータ構造体の外部メモリからの 読み出しが、前記実行ステップと並行して行われる請求項7の命令実行 順序スケジューリング方法。
- 9. 前記確認ステップが、前記実行ステップ又は指示ステップの後、処

10

理が未完了のルーチン又はデータ構造体が存在するか確認するステップ と、


処理が未完了のルーチン又はデータ構造体が存在すれば、そのルーチン又はデータ構造体がキャッシュ・メモリ内に存在するかマイクロプロセッサに確認させるステップと

を含む請求項6乃至請求項8のいずれかの命令実行順序スケジューリング方法。


10. 前記実行ステップが、処理が完了したルーチン又はデータ構造体 に対し、ルーチン又はデータ構造体が処理されたか否かを示す実行完了 情報を更新するステップを含み、

前記処理が未完了のルーチン又はデータ構造体が存在するか確認する ステップが、前記実行完了情報に基づいて処理が未完了のルーチン又は データ構造体が存在するか確認を行う請求項7乃至請求項9のいずれか の命令実行順序スケジューリング方法。


11. 前記確認ステップが、前記ルーチン又はデータ構造体の先頭アドレス部分に基づいてキャッシュ・メモリ内の存在確認を行う請求項6乃至請求項9のいずれかの命令実行順序スケジューリング方法。



第 1 図




第 2 図





第 3 図

 $\mathfrak{z}$ 



第 4 図






第 5 図

WO 02/069150 PCT/JP02/01272

6/6



第6図

# INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP02/01272

	SIFICATION OF SUBJECT MATTER .Cl <sup>7</sup> G06F12/08, G06F9/30, G06F	9/38, G06F9/32, G06F9/3	4			
According	According to International Patent Classification (IPC) or to both national classification and IPC					
	OS SEARCHED	· · · · · · · · · · · · · · · · · · ·				
Minimum o	locumentation searched (classification system followed					
	.Cl <sup>7</sup> G06F12/08, G06F9/30, G06F	•				
	tion searched other than minimum documentation to the					
	Jitsuyo Shinan Koho 1922—1996 Jitsuyo Shinan Toroku Koho 1996—2002 Kokai Jitsuyo Shinan Koho 1971—2002 Toroku Jitsuyo Shinan Koho 1994—2002					
	data base consulted during the international search (name	<u> </u>				
·	and base sometime and and sometimes are sometimes and sometimes and sometimes and sometimes are sometimes and sometimes and sometimes are sometimes and sometimes and sometimes are sometimes are sometimes and sometimes are sometimes and sometimes are sometimes and sometimes are sometimes are sometimes and sometimes are some	no or own and mad traces Leadures	1413 1-11110 1-01-7			
C DOON	TO THE CONSTRUCTION OF THE BUILDING	<u> </u>				
. —	MENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where as		Relevant to claim No.			
, <b>X</b>	HOROWITZ et al., "Informing Me Performance Feedback Mechani		1-11			
	Applications" ACM Trans. On (	Computer Systems, ACM,				
	1998, Vol.16, No.2, pages 17	•				
	Paragraph 2, 4, 5					
		·				
•						
	'					
		'				
·	÷					
Furth	er documents are listed in the continuation of Box C.	See patent family annex.				
<u></u>	categories of cited documents;	"T" later document published after the inte	metional filing date or			
"A" docum	cut defining the general state of the art which is not ared to be of particular relevance	priority date and not in conflict with the understand the principle or theory und	te application but cited to			
	document but published on or after the international filing.	"X" document of particular relevance; the	claimed invention cannot be			
"L" docum	considered novel or cannot be considered to involve an inventive ament which may throw doubts on priority claim(s) or which is step when the document is taken alone to establish the publication date of another citation or other "Y" document of particular relevance; the claimed invention cannot be					
special	reason (as specified) ent referring to an oral disclosure, use, exhibition or other	considered to involve an inventive step combined with one or more other such	when the document is			
means	ent published prior to the international filing date but later	combination being obvious to a person document member of the same patent i	skilled in the art			
than th	e priority date claimed					
	actual completion of the international search arch, 2002 (04.03.02)	Date of mailing of the international search, 2002 (12.				
		,				
Name and mailing address of the ISA/		Authorized officer	•			
Japa	nese Patent Office					
Facsimile No.		Telephone No.	,			

# INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP02/01272

Box I Observations where certain claims were found unsearchable (Continuation of item 1 of first sheet)
This international search report has not been established in respect of certain claims under Article 17(2)(a) for the following reasons:
Claims Nos.:  because they relate to subject matter not required to be searched by this Authority, namely:
2. Claims Nos.:
because they relate to parts of the international application that do not comply with the prescribed requirements to such an extent that no meaningful international search can be carried out, specifically:
2 Claima Nas
3. Claims Nos.:  because they are dependent claims and are not drafted in accordance with the second and third sentences of Rule 6.4(a).
Box II Observations where unity of invention is lacking (Continuation of item 2 of first sheet)
This International Searching Authority found multiple inventions in this international application, as follows:
The feature common to all claims 1-11 is the technique of "including a test instruction to check if a desired routine including instructions or a desired data structure containing data is present in cache memories in the instructions executed by an execution unit". However the search has revealed that this feature is not novel since it is disclosed in the document below. Consequently the common feature is not a special technical feature within the meaning of PCT Rule 13.2, second sentence. Therefore claims 1-11 do not satisfy the
requirement of unity of invention under PCT Rule 13.
HOROWITZ et al. 'Informing Memory Operation: Memory Performance Feedback Mechanisms and Their Applications' ACM Trans. on Computer Systems, ACM, 1998, Vol. 16, No. 2, pp. 170-205
1. As all required additional search fees were timely paid by the applicant, this international search report covers all searchable claims.
2. X As all searchable claims could be searched without effort justifying an additional fee, this Authority did not invite payment of any additional fee.
3. As only some of the required additional search fees were timely paid by the applicant, this international search report covers only those claims for which fees were paid, specifically claims Nos.:
4. No required additional search fees were timely paid by the applicant. Consequently, this international search report is restricted to the invention first mentioned in the claims; it is covered by claims Nos.:
Remark on Protest The additional search fees were accompanied by the applicant's protest.
No protest accompanied the payment of additional search fees.

発明の属する分野の分類(国際特許分類(IPC))

Int. C1' G06F12/08, G06F9/30, G06F9/38, G06F9/32, G06F9/34

#### 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. C1 G06F12/08, G06F9/30, G06F9/38, G06F9/32, G06F9/34

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報 1971-2002年

日本国実用新案登録公報 1996-2002年

日本国登録実用新案公報 1994-2002年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連すると認められる文献			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号	
, <b>X</b>	HOROWITZ et al.'Informing Memory Operation:Memory Performanc e Feedback Mechanizms and Their Applications'ACM Trans. on C omputer Systems,ACM,1998,Vol.16,No.2,p.170-205 第2、第4、第5パラグラフ	1-11	
	• •		

□ C欄の続きにも文献が列挙されている。

| パテントファミリーに関する別紙を参照。

- \* 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

04.03.02

国際調査報告の発送日

12.03.02

国際調査機関の名称及びあて先

日本国特許庁(ISA/JP)

郵便番号100-8915 東京都千代田区酸が関三丁目4番3号 特許庁審査官(権限のある職員) 相崎 裕恒

5 N 9290

電話番号 03--3581-1101 内線 3585

第1欄 睛求の範囲の一部の調査ができないときの意見(第1ページの2の続き)				
法第8条第3項 (PCT17条(2)(a)) の規定により、この国際調査報告は次の理由により請求の範囲の一部について作成しなかった。				
1. [] 請求の範囲は、この国際調査機関が調査をすることを要しない対象に係るものである。 つまり、				
2. 間 請求の範囲 は、有意義な国際調査をすることができる程度まで所定の要件を満たしていない国際出願の部分に係るものである。つまり、				
3. □ 請求の範囲は、従属請求の範囲であってPCT規則6.4(a)の第2文及び第3文の規定に 従って記載されていない。				
第Ⅱ欄 発明の単一性が欠如しているときの意見(第1ページの3の続き)				
次に述べるようにこの国際出願に二以上の発明があるとこの国際調査機関は認めた。				
請求の範囲1-11のすべてに共通する技術的事項である「実行ユニットが実行する命令に、複数の命令を含む所要のルーチン又は複数のデータを含む所要のデータ構造体がキャッシュメモリ内に存在するか否かを確認するテスト命令が含まれる」点は、下記文献によって開示されているから、新規でなく、PCT規則13.2第2センテンスの意味で特別な技術的特徴でない。したがって、請求の範囲1-11はPCT規則13に規定する発明の単一性の要件を満たしていない。HOROWITZ et al. Informing Memory Operation: Memory Performance Feedback Mechanizms and Their Applications' ACM Trans. on Computer Systems, ACM, 1998, Vol. 16, No. 2, p. 170-205				
1. 出願人が必要な追加調査手数料をすべて期間内に納付したので、この国際調査報告は、すべての調査可能な請求 の範囲について作成した。				
2. X 追加調査手数料を要求するまでもなく、すべての調査可能な請求の範囲について調査することができたので、追加調査手数料の納付を求めなかった。				
3. 出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったので、この国際調査報告は、手数料の納付のあった次の請求の範囲のみについて作成した。				
4. U 出願人が必要な追加調査手数料を期間内に納付しなかったので、この国際調査報告は、請求の範囲の最初に記載されている発明に係る次の請求の範囲について作成した。				
追加調査手数料の異議の申立てに関する注意 □ 追加調査手数料の納付と共に出願人から異議申立てがあった。				
□ 追加調査手数料の納付と共に出願人から異議申立てがなかった。 □ 追加調査手数料の納付と共に出願人から異議申立てがなかった。				